Laporan Akhir 1 M4






2. Alat dan Bahan[kembali]
  1. Panel DL 2203C 
  2.  Panel DL 2203D 
  3.  Panel DL 2203S 
  4.  Jumper
Gambar 4.1 Module D'Lorenzo

Gambar 4.2 Jumper

3. Rangkaian Simulasi[kembali]



4. Prinsip Kerja Rangkaian[kembali]

Pada rangkaian percobaan 1, dirangkai suatu rangkaian pada modul de lorenzo, dimana menggunakan 4 buah flip flop. Pada Flip Flop 1, kaki S dihubungkan ke B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND,  kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7. Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga, kaki K dihubungkan ke Q' flip flop ketiga, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H6. Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5. Sedangkan untuk flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4. Sedangkan untuk input dari kaki AND sendiri dihubungkan pada B2 dan clk. Nantinya pada rangkaian, untuk nilai B0 sampai B6 akan divariasikan, hingga nantinya bisa dibuktikan terjadinya shift register, dimana akan terjadi pergeseran nilai ouputnya dari kanan ke kiri. Selain itu, setelah nilai inputan divariasikan maka dapat ditentukan apakah nantinya sifat register tersebut, apakah bersifat SISO, SIPO, PISO, atau PIPO.
Setelah dilakukan percobaan, maka didapatkan hasil output pada maisng-masing kondisi pada jurnal, untuk kondisi 1 bersifat SISO, karena inputan dan keluarannya mengalami pergeseran serta masuk dan keluar secara bergantian (satu per satu). Untuk kondisi 2 bersifat SIPO, karena inputannya masuk secara bergantian (satu per satu), sedangkan untuk keluarannya keluar secara serentak. Untuk kondisi 3 bersifat PISO, karena inputannya masuk secara serentak, sedangkan keluarannya keluar secara bergantiang (satu per satu). Dan untuk kondisi 4 bersifat PIPO, karena inputan dan keluarannya masuk secara bersamaan (serentak).

5. Video Rangkaian[kembali]




6. Analisa[kembali]

Percobaan 1 :
1.      Analisa output yang dihasilkan tiap-tiap kondisi !
Jawab :
 -> Kondisi I
B3-B6 = 0
B0 dan B2 = 1
B1= X
Pada kondisi ini B3-B6 berlogika 0 yang mana switch B3-B6 ini dihubungkan dengan input set aktif low flip flop yang diatur input logika 0, lalu switch B0 dan B2 diatur pada inputan berlogika 1, dan untuk B1 don’t care (diabaikan). 
Pada kondisi ini didasapatkan  pergeseran dari kanan ke kiri (MSB ke LSB). Dapat dilihat pada percobaan 1 kondisi 1 ini, inputan dan outputnya satu persatu , karena itulah kondisi 1 ini bisa disebut juga shift register jenis SISO, ini sesuai dengan pengertian SISO sendiri yang dimana untuk inputannya masuk satu persatu dan krluaranya juga satu persatu. Flip flop kedua nantinya akan menerima input dari output flip flop pertama, begutu juga seterusnya.

-> Kondisi 2 
B3-B6 = 0
B1=X, B0=1
B2 = ↓ 
Pada kondisi ini B3-B6 berlogika 0, B1 diabaikan, B0 berlogika 1 dan B2 fall time, yang mengakibatkan output akan keluar secara serentak. Saat percobaan dilakukan, dapat dilihat hntuk kondisi 2 ini masukan / data yang di inputkan masuk secara satu persatu sedangkan data yang dikeluarkan secara serentak. Hal ini membuktikan percobaaan 1 kondisi 2 ini adalah jenis shift register SIPO, yang dimana sesuai teori apda modul yang telah dijelaskan, jalur masukannya berjumlah 1 namun untuk keluaran jumlah nya sebanyak flip flop yang digunakan. Disini diperlukan 4 kali clock masukan dan 1 clock keluaran, jadi dibutuhkan total 5 clock.
 
->Kondisi 3 
B3-B6 = X
B1 dan B0=0
B2= 1
Pada kondisi ini B3-B6 don't care (diabaikan), B1 dan B0 berlogika 0 dan B2 berlogika 1. Pada percobaan dapat dilihat, dara yang diinputkan masuk secara bersamaan, sedangkan pada output dikeluarkan secara bergantian. Jika melihat pada modul, kondisi ke 3 ini adalah jenis shift register PISO , yang dimana jalur masuk sejumlah flip flop yang digunakan dan jalur keluaran hanya ada satu (bergantian), dan untuk kondisi ini hanya membutuhkan 1 clock masuakan dan 4 clock untuk output.
Jadi data pada kondisi ini akan keluar apda clock ke 8.

-> Kondisi 4 
B3-B6 = X
B0=1
B1, B2 = 0
Pada kondisi ini B3-B6 diabaikan (don’t care), B0 berlogika 1 dan B1, B2 berlogika 0. Pada percobaan terlihat data diinputkan secara serentak dan output dikeluarkan juga serentak . Jika melihat dari modul, kondisi 4  ini termasuk jenis shift register PIPO . Disini kita hanya membutuhkan 1 kali clock untuk input secara serentak dan 1 clock untuk output secara serentak , jadi pada kondisi ini hanya dibutuhkan 2 clock.

7. Link Download[kembali]

Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)
Among Us - Crewmates

  BAHAN PRESENTASI MATA KULIAH SISTEM DIGITAL 2023 OLEH : Raras Yulia Rosandi 2110951012 DOSEN PENGAMPU : Dr. Ir. Darwison, ST, MT JURUSAN T...

  • (tanpa judul)
      BAHAN PRESENTASI MATA KULIAH SISTEM DIGITAL 2023 OLEH : Raras Yulia Rosandi 2110951012 DOSEN PENGAMPU : Dr. Ir. Darwison, ST, MT JURUSAN T...